Схема логического элемента ТТЛ со сложным инвертором сазана на рис. 8.28, таблица истинности — на рис. 8.29.Если хотя бы на одном из входов будет действовать логический ноль, соответствующий эмиттерный переход транзистора VT1 будет открыт, и через него будет проте¬кать ток по цепи от плюса источника питания, через ре¬зистор R1, переход база-эмиттер транзистора VT1, общий провод, минус источника питания. В цепи коллектора двухэмиттерного транзистора VT1, а следовательно, и в цепи базы транзистора VT2 ток будет отсутствовать, транзистор VT2 находиться в режиме отсечки. Ток через транзистор VT2, а значит, ток базы транзистора VT4 будут близки к 0. Транзистор VT4 также будет находиться в режиме отсечки, и на выходе получим высокий уровень напряжения логической единицы, при этом напряжение на коллекторе транзистора VT2 и базе транзистора VT3 будет максимальным и транзистор VT3 будет находиться в полностью открытом состоянии.
При подаче на оба входа логических единиц оба эмит-терных перехода закрываются, и ток будет протекать по цепи от плюса источника питания, через резистор R1, переход база-коллектор транзистора VT1 на базу транзис¬тора VT2i Транзистор VT2 перейдет в режим насыщения. Ток через него, а следовательно, и ток базы транзистора VT4 будет максимальным, и транзистор VT4 перейдет в режим насыщения. На выходе будет Низкий уровень логического нуля, при этом напряжение на коллекторе транзистора VT2 и базе транзистора VT3 будет близко к нулю и транзистор VT3 перейдет в полностью закрытое состояние. Диод VD1 использован для более надежного запирания транзистораДИГЗ.
